Generated by
EASE/HDL
for
peterj
on Mon Jul 02 10:55:31 2007
Back
Index
MROD_X_Out
System
a0
Documentation for configuration Backannotated of entity System for architecture a0
Contents
Side Data
Generated HDL
Configuration: Backannotated
u1:
tma
:
a0
u0:
Board
:
a0
u1:
To_digital
:
a0
u2:
LocalBAR_Switch
:
a0
u3:
DataBusBuffers
:
a0
u2:
My74ABT16245
:
a0
u0:
My74ABT16543
:
a0
u1:
My74ABT16543
:
a0
u4:
N_To_digital
:
a0
u5:
N_To_digital
:
a0
u9:
Tri1
:
a0
u7:
Tri1
:
a0
u6:
Sharc
:
a0
u10:
Delay
:
a0
u12:
High
:
a0
u13:
Pullup
:
a0
u0:
FPGA
:
Structure
u15:
PullDown
:
a0
u11:
DataSink
:
a0
u14:
Pullup1
:
a0
u16:
Pullup1
:
a0
u18:
Pullup1
:
a0
u19:
Pullup1
:
a0
u20:
Pullup1
:
a0
u21:
Pullup1
:
a0
u17:
Pullup
:
a0
u22:
Pullup1
:
a0
u23:
Pullup1
:
a0
u24:
DS2401
:
a0
u0:
DS2401_Functionality
:
a0
u1:
OpenDrain
:
a0
u25:
Pullup1
:
a0
u30:
MRODIN
:
a0
u1:
MGTSource
:
a0
u1:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u2:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u3:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u4:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u5:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u6:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u7:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u8:
AvSrc
:
a0
u1:
TLK16
:
a0
u4:
RecWord
:
a1
u1:
MGTR
:
a0
u6:
TxEncode
:
a0
u2:
RxDecode
:
a0
u3:
RxSync
:
a0
u5:
SndWords
:
a0
u2:
STBuffer
:
a0
u5:
And1Inv
:
a0
u6:
And1Inv
:
a0
u8:
RegEV
:
a0
u9:
RegD
:
a0
u2:
And1Inv
:
a0
u3:
RegD
:
a0
u10:
RegDV
:
a0
u11:
RegD
:
a0
u12:
RegDV
:
a0
u13:
RegD
:
a0
u4:
FIFO511wn
:
a0
u7:
FIFO8191wn
:
a0
u1:
FIFO511wn
:
a0
u3:
LinkCon
:
a0
u1:
LDownGen
:
a0
u2:
ORg
:
a0
u4:
RegD
:
a0
u5:
RegSC
:
a0
u3:
RegD
:
a0
u6:
RegD
:
a0
u7:
RegD
:
a0
u8:
RegD
:
a0
u9:
RegD
:
a0
u4:
STFlags
:
a0
u9:
MergeSRC
:
a0
u11:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u12:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u13:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u14:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u15:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u16:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u17:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u18:
GenData
:
a0
u3:
BufCSM
:
a0
u5:
EventHdr
:
a0
u1:
RegD
:
a0
u4:
RegEV
:
a0
u2:
AdrRom
:
a0
u2:
MGTxRst
:
a0
u8:
SLinkSink
:
a0
u4:
TIM
:
a0
u0:
Par_To_Ser
:
a0
u0:
BitCount
:
a0
u1:
Shift_Out
:
a0
u2:
AndInv
:
a0
u3:
Reg1
:
a0
u4:
AndInv
:
a0
u5:
Inv1
:
a0
u1:
Inv1
:
a0
u2:
Par_To_Ser
:
a0
u0:
BitCount
:
a0
u1:
Shift_Out
:
a0
u2:
AndInv
:
a0
u3:
Reg1
:
a0
u4:
AndInv
:
a0
u5:
Inv1
:
a0
u3:
Inv1
:
a0
u4:
High
:
a0
u5:
High
:
a0
u6:
Delay
:
a0
u7:
Delay
:
a0
Back
Index
MROD_X_Out
System
a0BackIndexMROD_X_OutSystema0