Generated by EASE/HDL for peterj on Mon Jul 02 10:55:27 2007

Documentation for architecture MROD_X_Out/GAL_Tri1/a0

Contents Side Data Generated HDL

VHDL Contents

    1  -- EASE/HDL begin --------------------------------------------------------------
    2  -- Architecture 'a0' of 'GAL_Tri1.
    3  --------------------------------------------------------------------------------
    4  -- Copy of the interface declaration of Entity 'GAL_Tri1' :
    5  -- 
    6  --   generic(
    7  --     Tpd :  time := 3000 ps ;
    8  --     Toe :  time := 3000 ps );
    9  --   port(
   10  --     I    : in     std_logic;
   11  --     O    : out    std_logic;
   12  --     Oe_n : in     std_logic);
   13  -- 
   14  -- EASE/HDL end ----------------------------------------------------------------
   15  
   16  architecture a0 of GAL_Tri1 is
   17  
   18  begin
   19  
   20  --Helaas...
   21  --VSystem 4.6 kan niet overweg met een weak pullup EN een Tri state
   22  --buffer beschreven door een IF statement in een Process En MET een
   23  --AFTER statement. Via een WHEN statement kan VSystem 4.6 het wel.
   24  --Modelsim 5.4 doet het in beide gevallen.
   25  
   26  O <= I After Tpd when Oe_n='0' else 'Z' After Toe;
   27  
   28  --   Process (Oe_n, I)
   29  --   Begin
   30  --      If Oe_n = '0' Then
   31  ----         O <= I After Tpd;
   32  --         O <= I;
   33  --      Else
   34  ----         O <= 'Z' After Toe;
   35  --         O <= 'Z';
   36  --      End If;
   37  --  End Process;
   38  end architecture a0 ; -- of GAL_Tri1
   39