

A	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
B	10529																	
C	XC2VP20F896																	
D																		
E																		
F																		
G																		
H																		
I																		
J																		
K																		
L																		

Input FPGA Power pins:  
VCCAUX (V15) 16 pins  
VCCINT (V15) 32 pins  
VCCO\_H (V15) 10 pins each  
GND 124 pins

Rev 20  
Date 26 Jan 2005  
Time 11:59:32 am  
Name peter.j

Proj: MR0D-X  
Pro: No:38405  
Pro: Jansweijer  
peter.j@nikhef.nl

NATIAANAL INSTITUUT VOOR KERN-  
FYSICA EN HOOG ENERGIE-FYSICA  
KRUISLAAN 409 020-592 2000  
1098 SJ AMSTELDAM NEDERLAND  
©Ei-Nikhef Amsterdam

MR0D-Out

Size A3 4 1 4 A  
Dim 420 x 297 mm  
Page 7 of 19