

A	B	C	D	E	F	G	H	I	J	K	L
1	1	1	1	1	1	1	1	1	1	1	1
2	2	2	2	2	2	2	2	2	2	2	2
3	3	3	3	3	3	3	3	3	3	3	3
4	4	4	4	4	4	4	4	4	4	4	4
5	5	5	5	5	5	5	5	5	5	5	5
6	6	6	6	6	6	6	6	6	6	6	6
7	7	7	7	7	7	7	7	7	7	7	7
8	8	8	8	8	8	8	8	8	8	8	8
9	9	9	9	9	9	9	9	9	9	9	9
10	10	10	10	10	10	10	10	10	10	10	10
11	11	11	11	11	11	11	11	11	11	11	11
12	12	12	12	12	12	12	12	12	12	12	12
13	13	13	13	13	13	13	13	13	13	13	13
14	14	14	14	14	14	14	14	14	14	14	14
15	15	15	15	15	15	15	15	15	15	15	15
16	16	16	16	16	16	16	16	16	16	16	16
17	17	17	17	17	17	17	17	17	17	17	17
18	18	18	18	18	18	18	18	18	18	18	18

IC3004
XC2VP4F896

Input FPGA Power pins:
VCC3V3 (2/5) 16 pins
VCCINT (1/5) 32 pins
VCC0_# (3/3) 10 pins each
GND 124 pins

channel_in	
Date	26 Jan 2005
Time	12:09:48 pm
Proj: MR0D-X	Proj: No:38405
Peter Janssen	peter.j@nikhef.nl
NATIONAAL INSTITUUT VOOR KERN-FYSICA EN HOOG ENERGIE-FYSICA KRUISLAAN 405 020-592 2000 1098 SJ AMSTERDAM NEDERLAND	
Size	A3
Dim	420 x 297 mm
Page 2	of 6

ROCELIUS 5
ROCELIUS 5
ROCELIUS 5
ROCELIUS 5